Basys3(coder, mux)

→ 여러 개의 입력 신호 중 하나를 선택하여 단일 출력 신호로 전달하는 논리 회로

✅ 1. LUT (Look-Up Table)란?

FPGA는 내부에 논리 게이트를 직접 연결하지 않고,

LUT에 미리 연산 결과를 저장해두고, 입력 값이 들어오면 그에 맞는 출력을 꺼내 씁니다.


✅ 2. 쉽게 말하면…

예를 들어, 어떤 회로에서 Y = A AND B라는 연산이 있다면:

A B Y=A&B
0 0 0
0 1 0
1 0 0
1 1 1

이 4개의 결과(총 2개 입력 → 4개 경우)를 LUT에 미리 저장해둡니다.

그리고 실제 입력이 들어오면, 해당 인덱스를 찾아서 결과값을 바로 꺼내는 방식입니다.


✅ 3. FPGA에서 LUT는 왜 중요한가?